2012-08-20 至 2012-10-05
共 2 位
| 系統識別號 | C10104489 |
|---|---|
| 主題分類 | 教育文化 |
| 施政分類 | 教育及體育 |
| 計畫名稱 | 60吉赫含錯誤更正碼之收發器設計 |
| 報告名稱 | 60吉赫含錯誤更正碼之收發器設計 |
| 電子全文檔 | |
| 報告日期 | 2012-11-20 |
| 報告書頁數 | 7 |
| 出國期間 | 2012-08-20 至 2012-10-05 |
|---|---|
| 前往地區 |
|
| 參訪機關 | 加州大學洛杉磯分校 |
| 出國類別 | 研究 |
| 關鍵詞 | 系統位元誤碼率,快速傅立葉轉換,里德所羅門碼 |
| 計畫主辦機關 | 國立交通大學 | |||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 出國人員 |
|
|||||||||||||||
| 在工業、科學和醫用頻段中的57-65吉赫高速無線應用包含大量資料傳輸、串流高清晰度影像以及生醫應用。為了維持晶片高良率及長期的穩定度,加州大學洛杉磯分校張懋中教授所帶領的團隊發表了一篇關於60吉赫嵌入式自我治癒晶片。為了降低發送端的功率消耗以及進一步降低整個系統的位元誤碼率,需要加入錯誤更正碼。此次研究主題分為兩大項：第一大項為系統位元誤碼率之模擬。在目前的基頻模擬中加入里德所羅門碼來加強整體的錯誤更正能力,提升傳輸過程的訊號品質。第二大項為快速傅立葉轉換的硬體描述語言產生器。因為目前系統所使用的快速傅立葉轉換長度並未確定,需要共同研發一快速傅立葉轉換的硬體描述語言產生器,以便快速評估晶片大小、加速系統驗證時間,以及減少撰寫硬體描述語言過程中的錯誤。 |
| 前往原始報告頁面：http://report.nat.gov.tw/ReportFront/report_detail.jspx?sysId=C10104489 |